Παρουσίαση/Προβολή

Τα μοντέρνα συστήματα σε ολοκληρωμ​ένα κυκλώματα χρησιμοποιούν δισεκατομύρια τρανζίστορ σε ένα τσιπ ώστε να υλοποιήσουν αποτελεσματικά τόσο πολυ-πύρηνους επεξεργαστές γενικού σκοπού όσο και εξειδικευμένους επιταχυντές που αναλαμβάνουν την αποτελεσματική εκτέλεση συγκεκριμένων αλγορίθμων με μεγάλες υπολογιστικές απαιτήσεις. Η αποτελεσματική σχεδίαση και επιβεβαίωση της ορθής λειτουργίας πολύπλοκων ολοκληρωμένων κυκλωμάτων, τόσο ειδικού σκοπού (ASICs) όσο και επαναδιατασσόμενης λογικής (FPGA), θα ήταν αδύνατη χωρίς τη χρήση αποτελεσματικών μεθοδολογιών σχεδίασης και εργαλείων αυτοματοποιημένης σχεδίασης .

Η αυτοματοποίηση περιλαμβάνει τόσο τη φάση της σχεδίασης και της βελτιστοποίησης της μικροαρχιτεκτονικής όσο και τη φάση της φυσικής υλοποίησης του ολοκληρωμένου κυκλώματος. Στην πρώτη περίπτωση, που είναι και το θέμα του μαθήματος, σύνθετοι αλγόριθμοι που έχουν περιγραφεί σε γενικές γλώσσες προγραμματισμού (C/C++) μεταφράζονται αυτόματα σε ισοδύναμες περιγραφές υλικού (π.χ. SystemVerilog). Ενώ, στη δεύτερη περίπτωση, οι περιγραφές υλικού αντιστοιχίζονται σε λογικές πύλες και φλιπ φλοπς και από εκεί σε τρανζίστορ και καλώδια στο ολοκληρωμένο κύκλωμα.

Η σύνθεση υψηλού επιπέδου (High level syntheshis - HLS) είναι η τεχνολογία που επιτρέπει τη μετατροπή μίας αφαιρετικής περιγραφής της λειτουργίας ενός κυκλώματος σε C/C++ ή SystemC σε μία συνθέσιμη περιγραφή σε γλώσσες περιγραφής υλικού. Η μετατροπή δεν είναι μονοδιάστατη αλλά επιτρέπει τη βελτιστοποίηση της μικροαρχιτεκτονικής του συστήματος. Παράλληλα, οι διεπαφές του κυκλώματος δημιουργούνται αυτόματα γλιτώνοντας κρίσιμο χρόνο σχεδίασης και επιβεβαίωσης της ορθής λειτουργίας.

Αν και η σύνθεση υψηλού επιπέδου μπορεί να εφαρμοστεί σε κάθε περιγραφή και σε κάθε κύκλωμα, βρίσκει ευρύτερη εφαρμογή στην αντιστοίχιση σε υλικό σύνθετων υπολογιστικών αλγορίθμων από διάφορα αντικείμενα, όπως αυτά της ψηφιακής επεξεργασία σήματος και εικόνας, της  μηχανική μάθησης, της κρυπτογραφίας, των ασύρματες επικοινωνιών, καθώς και της αναλυτικής γράφων.